投稿指南
一、来稿必须是作者独立取得的原创性学术研究成果,来稿的文字复制比(相似度或重复率)必须低于用稿标准,引用部分文字的要在参考文献中注明;署名和作者单位无误,未曾以任何形式用任何文种在国内外公开发表过;未一稿多投。 二、来稿除文中特别加以标注和致谢之外,不侵犯任何版权或损害第三方的任何其他权利。如果20天后未收到本刊的录用通知,可自行处理(双方另有约定的除外)。 三、来稿经审阅通过,编辑部会将修改意见反馈给您,您应在收到通知7天内提交修改稿。作者享有引用和复制该文的权利及著作权法的其它权利。 四、一般来说,4500字(电脑WORD统计,图表另计)以下的文章,不能说清问题,很难保证学术质量,本刊恕不受理。 五、论文格式及要素:标题、作者、工作单位全称(院系处室)、摘要、关键词、正文、注释、参考文献(遵从国家标准:GB\T7714-2005,点击查看参考文献格式示例)、作者简介(100字内)、联系方式(通信地址、邮编、电话、电子信箱)。 六、处理流程:(1) 通过电子邮件将稿件发到我刊唯一投稿信箱(2)我刊初审周期为2-3个工作日,请在投稿3天后查看您的邮箱,收阅我们的审稿回复或用稿通知;若30天内没有收到我们的回复,稿件可自行处理。(3)按用稿通知上的要求办理相关手续后,稿件将进入出版程序。(4) 杂志出刊后,我们会按照您提供的地址免费奉寄样刊。 七、凡向文教资料杂志社投稿者均被视为接受如下声明:(1)稿件必须是作者本人独立完成的,属原创作品(包括翻译),杜绝抄袭行为,严禁学术腐败现象,严格学术不端检测,如发现系抄袭作品并由此引起的一切责任均由作者本人承担,本刊不承担任何民事连带责任。(2)本刊发表的所有文章,除另有说明外,只代表作者本人的观点,不代表本刊观点。由此引发的任何纠纷和争议本刊不受任何牵连。(3)本刊拥有自主编辑权,但仅限于不违背作者原意的技术性调整。如必须进行重大改动的,编辑部有义务告知作者,或由作者授权编辑修改,或提出意见由作者自己修改。(4)作品在《文教资料》发表后,作者同意其电子版同时发布在文教资料杂志社官方网上。(5)作者同意将其拥有的对其论文的汇编权、翻译权、印刷版和电子版的复制权、网络传播权、发行权等权利在世界范围内无限期转让给《文教资料》杂志社。本刊在与国内外文献数据库或检索系统进行交流合作时,不再征询作者意见,并且不再支付稿酬。 九、特别欢迎用电子文档投稿,或邮寄编辑部,勿邮寄私人,以免延误稿件处理时间。

瑞萨电子推出低抖动9SQ440时钟发生器IC

来源:电子设计工程 【在线投稿】 栏目:综合新闻 时间:2021-02-24 19:06
作者:网站采编
关键词:
摘要:全球半导体解决方案供应商瑞萨电子集团近日宣布,推出低抖动9SQ440时钟发生器IC,该产品专为高性能计算和数据中心应用的下一代英特尔平台设计。作为瑞萨PCIe丰富产品线的最新产品

全球半导体解决方案供应商瑞萨电子集团近日宣布,推出低抖动9SQ440时钟发生器IC,该产品专为高性能计算和数据中心应用的下一代英特尔平台设计。作为瑞萨PCIe丰富产品线的最新产品,9SQ440是业界首款符合CK440Q标准的服务器时钟发生器。9SQ440针对英特尔CK440Q规范和未来Inte Xeon处理器的要求而开发,为客户提供灵活、稳健、高性能的合成器,以应对PCIe Gen5的设计挑战。

瑞萨电子推出低抖动9SQ440时钟发生器IC(图片来源:hpcwire)

客户可将9SQ440与瑞萨丰富的PCIe时钟解决方案(包括PCIe Gen5时钟缓冲器)、基础设施电源和智能功率级(SPS)产品结合使用,从而满足完整数据中心解决方案的需求。

瑞萨电子物联网及基础设施事业本部数据中心事业部副总裁BobbyMatinpour表示:“PCIe时钟发生器是PCIe时钟功能的核心。随着最新标准的规范要求越来越严格,符合PCIe Gen5标准的时钟发生器(如9SQ440)为客户提供更大设计灵活性和裕量。在此,我们很高兴地宣布凭借卓越的时序技术与IP,瑞萨推出行业首批符合量产要求的产品,用于支持PCIe Gen5和PCIe Gen6的设备。”

9SQ440可用作服务器CPU和PCIe时钟的中央时钟发生器。它具备共20个差分输出及卓越的抖动性能——小于50fs RMS的PCIeGen5通用时钟相位抖动,以满足从简单的单板双插槽到复杂的模块化多插槽系统等各种拓扑结构的时钟要求。

9SQ440时钟发生器的关键特性

适用于32GT/s SerDes的PCIe Gen5和UPI v2.0

PCIe Gen5具备小于50fs RMS的相位抖动,低于规范要求,以提供更大设计裕量

7个专用100MHz输出,带7个OE#引脚

3个专用25MHz时钟输出

1个专用25MHz平台级联时钟

9个多路复用器输出,可在100MHz或25MHz之间选择

支持多种CPU插槽拓扑结构,从独立的单插槽到模块化的多插槽方式

0%、-0.3%和-0.5%的扩频时钟

8mm x 8mm 100引脚双排QFN封装,引脚间距为0.5mm

作为时钟产品的优秀供应商,瑞萨为计算和云时钟解决方案提供“一站式服务”,提供从全功能系统解决方案到简单时钟构建模块设备的专业知识及产品。

()

文章来源:《电子设计工程》 网址: http://www.dzsjgc.cn/zonghexinwen/2021/0224/869.html



上一篇:麦捷科技表示:公司电子元器件、显示模组等主
下一篇:为什么别人三年设计比你的五年设计还要好?

电子设计工程投稿 | 电子设计工程编辑部| 电子设计工程版面费 | 电子设计工程论文发表 | 电子设计工程最新目录
Copyright © 2018 《电子设计工程》杂志社 版权所有
投稿电话: 投稿邮箱: