- · 《电子设计工程》收稿方[06/03]
- · 《电子设计工程》数据库[06/03]
- · 《电子设计工程》栏目设[06/03]
- · 《电子设计工程》刊物宗[06/03]
- · 《电子设计工程》征稿要[06/03]
- · 《电子设计工程》投稿方[06/03]
瑞萨电子推出低抖动9SQ440时钟发生器IC
作者:网站采编关键词:
摘要:全球半导体解决方案供应商瑞萨电子集团近日宣布,推出低抖动9SQ440时钟发生器IC,该产品专为高性能计算和数据中心应用的下一代英特尔平台设计。作为瑞萨PCIe丰富产品线的最新产品
全球半导体解决方案供应商瑞萨电子集团近日宣布,推出低抖动9SQ440时钟发生器IC,该产品专为高性能计算和数据中心应用的下一代英特尔平台设计。作为瑞萨PCIe丰富产品线的最新产品,9SQ440是业界首款符合CK440Q标准的服务器时钟发生器。9SQ440针对英特尔CK440Q规范和未来Inte Xeon处理器的要求而开发,为客户提供灵活、稳健、高性能的合成器,以应对PCIe Gen5的设计挑战。
瑞萨电子推出低抖动9SQ440时钟发生器IC(图片来源:hpcwire)
客户可将9SQ440与瑞萨丰富的PCIe时钟解决方案(包括PCIe Gen5时钟缓冲器)、基础设施电源和智能功率级(SPS)产品结合使用,从而满足完整数据中心解决方案的需求。
瑞萨电子物联网及基础设施事业本部数据中心事业部副总裁BobbyMatinpour表示:“PCIe时钟发生器是PCIe时钟功能的核心。随着最新标准的规范要求越来越严格,符合PCIe Gen5标准的时钟发生器(如9SQ440)为客户提供更大设计灵活性和裕量。在此,我们很高兴地宣布凭借卓越的时序技术与IP,瑞萨推出行业首批符合量产要求的产品,用于支持PCIe Gen5和PCIe Gen6的设备。”
9SQ440可用作服务器CPU和PCIe时钟的中央时钟发生器。它具备共20个差分输出及卓越的抖动性能——小于50fs RMS的PCIeGen5通用时钟相位抖动,以满足从简单的单板双插槽到复杂的模块化多插槽系统等各种拓扑结构的时钟要求。
9SQ440时钟发生器的关键特性
适用于32GT/s SerDes的PCIe Gen5和UPI v2.0
PCIe Gen5具备小于50fs RMS的相位抖动,低于规范要求,以提供更大设计裕量
7个专用100MHz输出,带7个OE#引脚
3个专用25MHz时钟输出
1个专用25MHz平台级联时钟
9个多路复用器输出,可在100MHz或25MHz之间选择
支持多种CPU插槽拓扑结构,从独立的单插槽到模块化的多插槽方式
0%、-0.3%和-0.5%的扩频时钟
8mm x 8mm 100引脚双排QFN封装,引脚间距为0.5mm
作为时钟产品的优秀供应商,瑞萨为计算和云时钟解决方案提供“一站式服务”,提供从全功能系统解决方案到简单时钟构建模块设备的专业知识及产品。
()
文章来源:《电子设计工程》 网址: http://www.dzsjgc.cn/zonghexinwen/2021/0224/869.html