投稿指南
一、来稿必须是作者独立取得的原创性学术研究成果,来稿的文字复制比(相似度或重复率)必须低于用稿标准,引用部分文字的要在参考文献中注明;署名和作者单位无误,未曾以任何形式用任何文种在国内外公开发表过;未一稿多投。 二、来稿除文中特别加以标注和致谢之外,不侵犯任何版权或损害第三方的任何其他权利。如果20天后未收到本刊的录用通知,可自行处理(双方另有约定的除外)。 三、来稿经审阅通过,编辑部会将修改意见反馈给您,您应在收到通知7天内提交修改稿。作者享有引用和复制该文的权利及著作权法的其它权利。 四、一般来说,4500字(电脑WORD统计,图表另计)以下的文章,不能说清问题,很难保证学术质量,本刊恕不受理。 五、论文格式及要素:标题、作者、工作单位全称(院系处室)、摘要、关键词、正文、注释、参考文献(遵从国家标准:GB\T7714-2005,点击查看参考文献格式示例)、作者简介(100字内)、联系方式(通信地址、邮编、电话、电子信箱)。 六、处理流程:(1) 通过电子邮件将稿件发到我刊唯一投稿信箱(2)我刊初审周期为2-3个工作日,请在投稿3天后查看您的邮箱,收阅我们的审稿回复或用稿通知;若30天内没有收到我们的回复,稿件可自行处理。(3)按用稿通知上的要求办理相关手续后,稿件将进入出版程序。(4) 杂志出刊后,我们会按照您提供的地址免费奉寄样刊。 七、凡向文教资料杂志社投稿者均被视为接受如下声明:(1)稿件必须是作者本人独立完成的,属原创作品(包括翻译),杜绝抄袭行为,严禁学术腐败现象,严格学术不端检测,如发现系抄袭作品并由此引起的一切责任均由作者本人承担,本刊不承担任何民事连带责任。(2)本刊发表的所有文章,除另有说明外,只代表作者本人的观点,不代表本刊观点。由此引发的任何纠纷和争议本刊不受任何牵连。(3)本刊拥有自主编辑权,但仅限于不违背作者原意的技术性调整。如必须进行重大改动的,编辑部有义务告知作者,或由作者授权编辑修改,或提出意见由作者自己修改。(4)作品在《文教资料》发表后,作者同意其电子版同时发布在文教资料杂志社官方网上。(5)作者同意将其拥有的对其论文的汇编权、翻译权、印刷版和电子版的复制权、网络传播权、发行权等权利在世界范围内无限期转让给《文教资料》杂志社。本刊在与国内外文献数据库或检索系统进行交流合作时,不再征询作者意见,并且不再支付稿酬。 九、特别欢迎用电子文档投稿,或邮寄编辑部,勿邮寄私人,以免延误稿件处理时间。

谷歌AI新进展!芯片设计布局时间可缩短至6小时

来源:电子设计工程 【在线投稿】 栏目:综合新闻 时间:2021-06-10 13:30
作者:网站采编
关键词:
摘要:日前,谷歌公布了用人工智能提升芯片设计速度的研究结果,发表论文刊登于Nature上。 该篇名为《一种用于加速芯片设计的布局规划方法》论文研究证明,一种基于深度学习的芯片布局

日前,谷歌公布了用人工智能提升芯片设计速度的研究结果,发表论文刊登于Nature上。

该篇名为《一种用于加速芯片设计的布局规划方法》论文研究证明,一种基于深度学习的芯片布局规划方法自动生成的平面图,在包括功耗、性能和芯片面积等关键参数指标上,都优于或与人类芯片设计师所设计的规划图效果相当。人类工程师完成这项工作需要数月时间,而人工智能仅花费6小时就能达到相同的效果。

这并不是谷歌人工智能团队首次将人工智能用于加速芯片设计布局规划上,早在一年前,由谷歌人工智能负责人Jeff Dean领衔的团队就已经发表过一篇预印版论文提到这项技术。此次发布在Nature上的论文,是对该项技术进行微调之后的研究结果。

根据论文的描述,谷歌已将该技术用于下一代Google张量处理单元(TPU)加速器产品中,有望为今后每一代计算机芯片迭代节省数千小时人力。

如何让芯片设计更加高效一直是芯片设计工程师致力研究的命题。上世纪80年代,电子设计自动化(EDA)的诞生就是一个成功案例,开发人员利用计算机辅助设计软件(CAD),完成超大规模集成电路的功能设计、综合、验证、物理设计等复杂流程,以取代之前的人力手工设计。

在芯片布局规划方面,需要在几十到数百平方毫米的微芯片上,布局内存、逻辑系统以及计算单元等几十个模块,在严格的约束条件下用细导线将各个模块起来,同时实现更加优化的性能。经过50多年的研究,科学家们提出过基于区分的方法、随机/爬山方法以及解析解算器三大类方法,但最终都无法达到或超越人类工程师的布局水平,以至于芯片布局规划到目前为止依然未实现自动化,依赖人类工程师手工迭代数月完成。

具体而言,当下在进行芯片布局规划时,人类工程师需要使用工商业EDA工具迭代数月,将芯片网表的寄存器传输级(RTL)描述作为输入,在芯片画布上手动放置并等待72小时,让EDA工具评估若干模块的放置是否处于最佳位置。

在这一基础上人类设计师要么得出设计标准达到目标的结论,生成一个更新的层级平面图进行评估,要么得向上游 RTL 设计师提供反馈,然后上游 RTL 设计师修改低级代码以使放置任务更容易。

谷歌团队提出的深度强化学习方法,是一种具有泛化能力的芯片布局方法,通过领域自适应策略,跨芯片进行推广,能够自行从经验中学习,使芯片布局设计能力更快更好。

Nature认为,谷歌这一研究能够大大缩短芯片设计所需时间,帮助供应链,但技术专长必须广泛共享,以确保公司生态全球化。另外产业也必须确保节省时间的技术不会赶走核心技术人才。

论文链接:

雷锋网雷锋网雷锋网

文章来源:《电子设计工程》 网址: http://www.dzsjgc.cn/zonghexinwen/2021/0610/1350.html



上一篇:国元证券:美亚柏科(300188.SZ)国内电子数据取
下一篇:贯穿双屏+电子挡杆,星途TX超能四驱版购车手册

电子设计工程投稿 | 电子设计工程编辑部| 电子设计工程版面费 | 电子设计工程论文发表 | 电子设计工程最新目录
Copyright © 2018 《电子设计工程》杂志社 版权所有
投稿电话: 投稿邮箱: