电子工程师如何设计一个有效的晶振电路？ - 电子设计工程杂志社投稿

一、来稿必须是作者独立取得的原创性学术研究成果，来稿的文字复制比（相似度或重复率）必须低于用稿标准，引用部分文字的要在参考文献中注明；署名和作者单位无误，未曾以任何形式用任何文种在国内外公开发表过；未一稿多投。二、来稿除文中特别加以标注和致谢之外，不侵犯任何版权或损害第三方的任何其他权利。如果20天后未收到本刊的录用通知，可自行处理(双方另有约定的除外)。三、来稿经审阅通过，编辑部会将修改意见反馈给您，您应在收到通知7天内提交修改稿。作者享有引用和复制该文的权利及著作权法的其它权利。四、一般来说，4500字（电脑WORD统计，图表另计）以下的文章，不能说清问题，很难保证学术质量，本刊恕不受理。五、论文格式及要素：标题、作者、工作单位全称(院系处室)、摘要、关键词、正文、注释、参考文献(遵从国家标准：GB\T7714-2005，点击查看参考文献格式示例)、作者简介(100字内)、联系方式(通信地址、邮编、电话、电子信箱)。六、处理流程：（1）通过电子邮件将稿件发到我刊唯一投稿信箱（2）我刊初审周期为2－3个工作日，请在投稿3天后查看您的邮箱，收阅我们的审稿回复或用稿通知；若30天内没有收到我们的回复，稿件可自行处理。（3）按用稿通知上的要求办理相关手续后，稿件将进入出版程序。（4）杂志出刊后，我们会按照您提供的地址免费奉寄样刊。七、凡向文教资料杂志社投稿者均被视为接受如下声明：（1）稿件必须是作者本人独立完成的，属原创作品（包括翻译），杜绝抄袭行为，严禁学术腐败现象，严格学术不端检测，如发现系抄袭作品并由此引起的一切责任均由作者本人承担，本刊不承担任何民事连带责任。（2）本刊发表的所有文章，除另有说明外，只代表作者本人的观点，不代表本刊观点。由此引发的任何纠纷和争议本刊不受任何牵连。（3）本刊拥有自主编辑权，但仅限于不违背作者原意的技术性调整。如必须进行重大改动的，编辑部有义务告知作者，或由作者授权编辑修改，或提出意见由作者自己修改。（4）作品在《文教资料》发表后，作者同意其电子版同时发布在文教资料杂志社官方网上。（5）作者同意将其拥有的对其论文的汇编权、翻译权、印刷版和电子版的复制权、网络传播权、发行权等权利在世界范围内无限期转让给《文教资料》杂志社。本刊在与国内外文献数据库或检索系统进行交流合作时，不再征询作者意见，并且不再支付稿酬。九、特别欢迎用电子文档投稿，或邮寄编辑部,勿邮寄私人，以免延误稿件处理时间。

电子工程师如何设计一个有效的晶振电路？

作者:

关键词:

摘要：

大部分存储器在片选有效时候的功耗是片选无效时候的100倍以上，所以最好使用CS来控制芯片，而不要一直接地。并且在满足要求的情况下，尽可能的缩短片选脉冲的宽度。

1.在电路设计中，务必要让晶振，外部电容器与IC之间的信号线尽可能保持最短。其根本在于当非常低的电流通过IC石英晶体振荡器的时候，线路太长的话，会导致它对EMC, ESD与串扰产生非常敏感的影响。而且线路太长会给振荡器增加寄生电容。

随着科技快速发展，智能电子产品更新迭代越来越频繁，那么晶振应用在各式各样的电路板中，几乎大部分的智能电子产品都会应用的到，针对不同的产品使用不同的晶振类别，那么在众多的电路板中，晶振的电路板该如何设计？下面扬兴晶振厂家就简单的讲解一下。

电容调整方式上

电源芯片等一些小芯片，手册上写的功耗很小，但是加上负载之后就不一样了。在使用这些芯片的时候，需要注意所带的贴片晶振负载情况。

4.关于信号过冲

晶振电路在电路板的设计细节

如果选择悬空，受外界一点点干扰，就可能成为反复震荡的输入信号。MOS器件的功耗基本取决于门电路的翻转次数。如果全部上拉，也会有微安级电流，所以最好设置成输出。

5.电源芯片功耗问题

在输出脉冲频率产生偏移，且调整微调电容CI无效的情况下，可用频率计测岀其振荡频率，将其与标称频率K晶振相比较。若测得频率大于KHz，说明负载电容CL偏小。这时可采用图3并联一个附加电容CS，以产生所需的总负载电容CI，即CI=CL CS；若测得频率小于Hz，说明负载电容CL偏大，可采用图4串联一个加电容CS，以产生所需的总负载电容C，即1/CI=1/CL 1/CS。通过对辅助电容CS逐步调整，使振荡频率最终达到或逼近KHz。

晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。

之所以这样做的原因有很多，但并一定每个都需要，在上下拉电阻拉一个单纯的输入信电流也就几十微安以下。如果拉一个被驱动的信号，电流将会达到毫安级。如果对于数据和地址总线上的信号，都进行上拉，几瓦的功耗都将消耗在上面。

2.特别注意晶振和地的走线。

晶振的负载电容CI=【（Cd*Cg）/（Cd+Cg】+Cic+△C式中Cd、Cg为分别接在晶振的两个脚上和对地的电容Cic（集成电路内部电容）+△C（PCB上电容），当它的负载电容小于CI时，其振荡频率正向偏移;而当它的负载电容大于CI时，其振荡频率负向偏移。

工程师在电路设计需注意事项

大部分信号都是有过冲的，如果过冲不是很大，就不需要添加匹配电阻。如果和翰出阻抗匹配上同样大小的电阻，将会导致电流大，提高了功耗，也会减小信号幅度，严重的时候将会导致不能使用。所以对于TTL、LVDS、422等信号，只要做到过冲可以接受即可。

3.晶振外壳要接地。

3.存储芯片的片选信号接地

2.CPU和FPGA不用的信号怎么处理

4.晶振的位置尽可能要远离时钟线路和频繁切换的信号线。

2.CPU和FPGA不用的信号怎么处理

1.总线信号都用电阻拉一下。

如果实际的负载电容配置不当第一会引起线路参考频率的误差另外如在发射接收电路上会使昰振的振荡幅度下降（不在峰氚影响混频信号的信号强度与信噪当波形岀现削峰畸变时可增加负载电阻调整叽十K到几百K，要稳定波形是并联一个1M左右的反馈电阻。

文章来源：《电子设计工程》网址: http://www.dzsjgc.cn/zonghexinwen/2022/0623/1670.html